Common Source Amplifier with active load + Common Emitter(공통 소스 증폭기 / 능동소자)

CMOS(Complementary Metal-Oxide Semiconductor) 는 IC(Integrated circuit)를 만들기 위한 기술이다. P 채널과 N 채널의 MOSFET를 전원 전압 간에 직렬로 구성하고 입력은 두가지 MOSFET의 게이트에 같이 연결하고 출력은 두가지 MOSFET 드레인 사이에 연결한 집적 회로의 구조이다. IC MOS는 Mosfet으로 만든 집적회로이다. 

보통 MOS 트랜지스터의 드레인 부분의 저항은 일정한 전류 소스로 대체된다. 전류 소스는 PMOS를 이용하여 만들어 낼 수 있다. 이 소자를 능동 부하라고 부른다. 

전류 I로 바이어스가 되어 있다. 일반적으로 큰 회로에서 negative feedback으로 VDS와 VGS를 결정할 수 있다. 위의 소자에서 입력 저항은 무한대이고 출력 저항은 ro이고, 

Avo = -gm*ro이다.  참고로 A0 = gm*ro를 intrinsic gain이라고 부른다. 

공통 소스로 구현된 CMOS 회로는 아래 그림과 같다. 

여기서 Q2가 전류 소스로서 역할을 한다. 그리고 Q3와 Q2가 전류 미러로서 작동을 한다. Q3는 IREF로 Bias가 되어 있다.  그러면 Q2와 Q3가 똑같은 소자라면 Q2에도 IREF 가 흐르고 이 전류는 Q1으로도 흐른다. 

이다. 소신호 해석을 하게 되면 위 그림의 Q1에서 드레인단에 -gm*vi만큼의 전류가 흐른다. 그리고 이 전류는 병렬로 연결된 ro1과 ro2로 흘러 들어가게 된다. 그래서 이 저항에 걸린 전압이 소신호에서의 출력 전압이다. 

그리고 이 회로에서는 전달특성을 아는 것이 매우 중요하다.

참고로 PMOS 에서 포화 영역에 있으려면 VGS <= Vt (VOV < 0,  VSG >= |Vt|)

VDG <= |Vt| ( VDS <= VGS - VT, VSD >= |Vov|) // PMOS는 왜 이리 헷갈리는지.....

그래서 PMOS의 OVERIDE VOLTAGE는 VSG - |Vt| 이다. 

III 영역에서 A는 Q1 지점은 출력전압이 VDD - (VSG-|Vt|)가 되는 지점이다. Q2가 Saturation 되기 바로 직전의 순간이다. B는 Q1이 포화영역에 있다가 Triode 영역으로 넘어가기 바로 직전의 상태이다. 그래서 여기서는 Q1이 NMOS이기 때문에 VI - Vt = Vo인 지점이다. 그리고 2개의 트랜지스터에 흐르는 전류식을 세워 같다고 놓아서 식을 풀면 VI와 VO의 관계식을 얻을 수 있다. 

Common Emitter는 Common source와 거의 비슷한데 차이는 작은 입력 저항 

  가 존재하는 것을  제외하고는 같다. 위 그림에서 가장 우측에 있는 부분이 ro가 있다.

BJT의 intrinsic gain의 ro*gm 은 MOSFET보다 훨씬 크다. 하지만  Common Source amplifier(MOS)의 아주 큰 입력 저항 때문에 출력 이득에서 별로 뒤질 게 없다고 한다.